首页> 外文OA文献 >On Building General Modular Adders from Standard Binary Arithmetic Components

【2h】

On Building General Modular Adders from Standard Binary Arithmetic Components

机译：从标准二进制算术组件构建通用模块化加法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ghassem Jaberipur; Behrooz Parhami; Saeed Nejati;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Systematic Interpretation of Redundant Arithmetic Adders in Binary and Multiple-Valued Logic [J] . Naofumi HOMMA, Takafumi AOKI, Tatsuo HIGUCHI IEICE Transactions on Electronics . 2006,第11期

机译：二进制和多值逻辑中的冗余算术加法器的系统解释
2. Architecture of binary floating-point adder using signed-digit number arithmetic [J] . Junichi Hosokawa, Shugang Wei 電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies . 2002,第609期

机译：使用有符号数算法的二进制浮点加法器的体系结构
3. Architecture of binary floating-point adder using signed-digit number arithmetic [J] . Junichi Hosokawa, Shugang Wei 電子情報通信学会技術研究報告. コンピュ-タシステム. Computer Systems . 2002,第611期

机译：使用有符号数算法的二进制浮点加法器的体系结构
4. On building general modular adders from standard binary arithmetic components [C] . Jaberipur G. Signals, Systems and Computers (ASILOMAR), 2011 Conference Record of the Forty Fifth Asilomar Conference on . 2011

机译：从标准二进制算术组件构建通用模块化加法器
5. An exploration of ultra-low power arithmetic supply and threshold scaling in CMOS adders. [D] . Depew, Matthew. 2010

机译：探索CMOS加法器中的超低功耗算术电源和阈值缩放。
6. Seismic mitigation of steel modular building structures through innovative inter-modular connections [O] . Sukhi V. Sendanayake, David P. Thambiratnam, Nimal Perera, 2019

机译：通过创新的模块间连接减轻钢制模块化建筑结构的地震
7. A Regularly Modularized Multiplexer-based Full Adder for Arithmetic Applications [O] . Chiou-kou Tung, Shao-hui Shieh, Ching-hwa Cheng 2014

机译：用于算术应用的基于规则模块化多路复用器的全加器

On Building General Modular Adders from Standard Binary Arithmetic Components

著录项

引文网络

相似文献

相关主题

期刊订阅